嵌埋式PCB设计指南

嵌入式 PCB 组件是将诸如电阻、电容、电感和集成电路 (IC) 等电子元件，直接集成到 PCB 层中而非表面。这种先进技术广泛应用于高可靠性领域，例如人形机器人PCB的组装，能够显著提升电路板的集成度和性能。

图1. 集成到PCB基板中的嵌入式无源元件

采用嵌入式器件具有如下六大优势

● 嵌入式无源器件相较于表面贴装技术（SMT）组件占用空间更小，从而实现更紧凑的布局设计。

● 嵌入式器件可最小化寄生电容和电感，提升信号完整性，并提供更好的热管理。

● 采用嵌入式组件的电路板无需焊点，降低机械故障风险。

● 嵌入式PCB 设计将更能抵抗冲击、振动和温度波动，即使在恶劣环境中也能确保良好性能。

● 适用于高密度设计：嵌入式元件非常适合高密度互连 (HDI) PCB和微型化设计，有助于实现所需的外形尺寸。

 ● 增强射频 (RF) 性能：相较于传统SMT，位于导线下方的嵌入式电阻材料在 40–50 GHz 频率下仅导致轻微信号损失。

在布局中嵌入式元件时，必须为这些元件预留专用层，即“窗口层”。主流PCB布局工具（如Altium Designer、Cadence Allegro和Zuken CADSTAR）均支持嵌入式组件选项。

本文将从五个方面阐述设计嵌入式PCB的要点，具体为：

1. 选择具有稳定 Dk 和低 Df 的层压板

2. 为嵌入式器件分配专用的内部层

3. 在高速 PCB 布局中维持阻抗匹配

4. 在嵌入式元件周围添加热过孔以增强热耗散

5. 考虑电阻变化和层错位以避免公差问题

图2. 低介电常数（Dk）材料比高介电常数（Dk）材料具有更好的绝缘性能。

D_k 和 D_f 是描述介电材料电气性能的关键参数。具体而言：

D_k（Dielectric Constant，介电常数）表示材料在电场中存储电能的能力。它衡量材料相对于真空的电容效应，通常以相对介电常数表示（ε_r）。在高频应用中，选择 D_k 稳定的材料有助于维持信号传播的一致性，并减少信号延迟。

D_f（Dissipation Factor，损耗因子，或称 Loss Tangent，损耗正切）量化材料在高频信号传输过程中因介电损耗而转化为热能的比例。它反映了材料的能量损耗程度，低 D_f 值可最小化信号衰减和热生成，从而提升整体电路效率

在设计嵌入式PCB时，需要注意：

● 选择在工作温度和频率范围内介电常数 (D_k) 稳定的材料。

● 对于高频电路，使用 D_k 在3.5 至 4.5 之间的材料，以平衡性能和可制造性。

● 对于射频 PCB 设计，使用 D_k 小于 3.0 的材料。较低的 D_k 值有助于减少信号损耗并提升整体信号完整性。

● 选择热导率高的材料（大于 0.5 瓦特/米·开尔文），以增强热耗散。

 为了确保原型可靠性和性能，需要为嵌入式组件分配专用内部层，通过均衡层分布和优化屏蔽，可最小化干扰、改善信号完整性并提升可制造性。

需要注意以下几点：

● 为嵌入式电阻和电容分配特定内部层，以简化布线并降低干扰。

● 确保层叠对称，以避免翘曲；在芯板两侧均衡层数，均匀分布制造过程中的热与机械应力。

● 将嵌入式组件置于靠近信号层的区域，以最小化桩帽并优化信号完整性。

● 在嵌入式无源器件层下方设置法拉第屏蔽层，以抑制噪声并增强屏蔽

● 介电层厚度控制在5至10 mil之间，确保安全处理工作电压而不影响电气性能或安全性。

● 对于嵌入式电阻，无需创建窗口层；可直接置于内部层（如图所示），可以减少过孔需求。嵌入式电阻相较SMT电阻提供更优的功率耗散能力。

图3. 嵌入式电阻比贴片电阻具有更好的功率耗损能力

图4. PCB 层叠中集成组件的示意图（红色标记）

为确保嵌入式组件 PCB 中的阻抗匹配，需遵循以下原则：

● 在设计导线时，考虑铜厚度并调整导线宽度和间距以实现目标阻抗。铜越厚，阻抗越低。

● 使用传输线桩帽以实现所需的阻抗匹配。仔细调整桩帽长度和位置，以实现所需的信号反射特性及阻抗对齐。

● 除非嵌入式组件是阻抗匹配网络的一部分，否则勿将其置于高速导线下方。以防信号中断或干扰。

● 在PCB 原型上执行时域反射计(TDR)测量以验证阻抗。该技术有助于识别 PCB 上的任何阻抗不一致，确保设计按预期性能运行。

嵌入式组件封闭于PCB层内，高效热耗散能够降低热应力，提升系统稳定性。通过在元件下方置入热通孔，可创建高效热路径。由于嵌入式组件封闭在 PCB 层内，高效热耗散对于降低热应力至关重要。

图5. 将散热过孔置于元件下方，创建高效的散热路径

考虑到散热，需要在设计时考虑如下几个方面：

● 将嵌入式无源器件置于远离发热组件（如晶振和高精度模拟电路）的位置。

● 确保足够通风以促进空气循环，防止过热。

● 在嵌入式组件周围和下方添加热过孔，以创建高效热路径。

● 在内部层使用大面积铜浇注，以帮助均匀分布热量。铜浇注提供热扩散路径，减少热点并改善整体热管理。

● 将嵌入式器件连接到外部散热器。

公差问题源于制造限制，导致实际电阻值偏离预期，主要受蚀刻精度、特征尺寸及对齐影响。为应对电阻变化（受蚀刻宽度、长度及配准精度影响）和层错位（两步蚀刻间微小偏差），需实施修改。

● 确保制造商采用激光直接成像等技术，实现1 mil内的放置公差。

● 设计电极略大于电阻区域，确保电阻完全位于边界内并避免偏差。

● 优先选用较大尺寸电阻（宽度≥10–20 mil）以减小公差带来的影响。

以下是 SMT 和嵌入式无源器件的比较：

    图6. SMT vs 嵌入式PCB

图7. 修改嵌入式电阻的长度或宽度以达到所需的电阻值

● 通过调整嵌入式电阻的长度或宽度实现目标电阻值。基线公差约为±5%，制造蚀刻公差可能增至10–15%，整体范围为15–20%，受尺寸、材料及工艺影响。

● 选择维持电路全程一致阻抗的电阻值，确保性能稳定。

● 在模拟滤波器和振荡器中，选用±0.1%或更紧公差的电阻器，以提升准确性。

● 使用公式

计算尺寸，其中R为电阻值（Ω）， ρ 为电阻率（Ω·m），L为长度（m），W 为宽度（m），T 为厚度（m）。调整尺寸时，确认符合制造商公差并适应板空间。

嵌入式电阻受益于周围铜层和预浸料的热耗散，支持更高功率处理。

● 使用公式 P = I^2 R 计算功率耗散。

● 确保电阻功率额定值覆盖计算值，并至少降额25%以防过热。

● 考虑温度电阻系数（TCR），以ppm/°C计量；选用低TCR（<100 ppm/°C）电阻器，减少温度诱发的阻值变动，确保电路稳定。

图8. 不同温度系数（TRC）值的电阻的阻值与温度关系

具有不同温度电阻系数 (TRC) 值的电阻的电阻值与温度关系。

温度电阻系数 (TCR) 表示电阻值随温度波动而变化的程度。以百万分之一每摄氏度为单位测量。选择低 TCR（低于 100 ppm/°C）的电阻，以最小化温度变化引起的阻值变化。这可确保电路性能的更大稳定性和准确性。

在选择嵌入式电阻时，平衡性能、成本和特定应用需求至关重要。

平衡性能、成本与应用需求：

高功率/高压设计：厚膜电阻。

精密/稳定性要求：薄膜电阻。

大电流/高频应用：镀膜电阻。

图9. 嵌入式电容可提供高效去耦，并确保 PCB 层内供电稳定

嵌入式电容提供高效的去耦，并确保 PCB 层内电源供应的稳定性。

● 始终选择电压额定值比电路中预期最大电压高 20–50% 的电容。电容的电压额定值表示其在不发生介电击穿的情况下能够承受的最大直流电压。

● 在 0.01 至 0.1 微法范围中使用陶瓷电容。这些电容可稳定电压并滤除电源线中的噪声。

● 对于射频滤波器，选择电容值在 1 至 100 纳法之间的电容。

● 对于音频滤波器，选择电容值在 1 至 10 微法范围内的电容，因为它们更适用于低频音频应用。

  图10. 用于去耦的分立表面贴装技术（SMT）和嵌入式平面电容

在设计嵌入式PCB时，针对嵌入式电容布局，应当注意：

● 选择低等效串联电阻 (ESR) 的电容，以进行高频噪声滤波。

● 将嵌入式电容直接放置在 IC 电源引脚附近，以最大化去耦效率。

● 在多个 PCB 层中添加它们，以针对并滤除更宽范围的噪声频率。

● 保持嵌入式电容与 IC 电源引脚之间导线的尽可能短，以减少电感和改善性能。

● 使用连续的电源平面，以提供稳定的电压参考并有效分布电路中的电源。

● 通过将嵌入式电容与离散 SMT 电容结合，来提升去耦电容的性能。

● 将无源组件集成至PCB层内，能够显著提升信号完整性和热管理性能。

● 由于无需焊点，嵌入式组件在承受冲击、振动及温度波动方面表现出更强的鲁棒性。

● 相较之下，SMT组件更易于修改且成本效益更高，而嵌入式无源器件则在紧凑布局和整体效率上占据优势。

● 选择嵌入式电阻器与电容器时，必须仔细评估电阻公差、功率耗散、温度电阻系数（TCR）以及电压额定值等关键参数。

● 嵌入式电阻器和电容器为传统SMT组件提供了极具吸引力的替代方案，能够增强可靠性、优化热管理和空间利用效率。然而，其应用需权衡成本、可制造性及设计约束，以确保实际可行性。

通过深入理解本文所述的选择标准、设计策略及实施最佳实践，设计师可高效地将嵌入式PCB组件融入设计，提升整体电路性能。