本文共四讲，欢迎持续订阅
半导体器件制备过程中要使用多种类型的薄膜来达到特定的作用，包括介质膜、半导体膜、导体膜以及超导体膜等。
-
介质膜：SiO2、Al2O3、TiO2、Fe2O3、PSG、BSG、Si3N4
-
半导体：Si、Ge、GaAs、GaP、AlN、InAs、V2O3
-
导体：Al、Ni、Au、Pt、Ti、W、Mo、WSi2、掺杂多晶硅
-
超导体：Nb3Sn、NbN、Nb4N5
制备薄膜常用的方法有：氧化、化学气相沉积以及物理气相沉积等。
一、氧化法制备二氧化硅膜
硅暴露在空气中，即使在室温条件下，在表面也能长成一层有40 Å左右的二氧化硅膜。这一层氧化膜相当致密，同时又能阻止硅表面继续被氧原子所氧化，而且还具有极稳定的化学性和绝缘性。正因为二氧化硅具有这样的性质，根据不同的需要，人们制备二氧化硅，用来作为器件的保护层和钝化层，以及电性能的隔离，绝缘材料和电容器的介质膜等。
① 二氧化硅薄膜的物理特性
② 二氧化硅薄膜的化学性质
二氧化硅是硅最稳定的化合物，不溶于水，只能和氢氟酸发生反应。二氧化硅与氢氟酸作用发生如下化学反应：
SiO2 +HF → H2 [SiF6] + H2O
在生产中利用二氧化硅与氢氟酸反应的性质，完成对二氧化硅腐蚀的目的。对二氧化硅腐蚀速率的快慢与氢氟酸的浓度、温度、二氧化硅的质量以及所含杂质的数量等情况有关。不同方法制备的二氧化硅，其腐蚀速率可能相差很大。
二、二氧化硅薄膜的作用
① 作为绝缘介质
利用二氧化硅的高电阻率（~10¹⁶ Ω・cm）与稳定介电性能（介电常数约 3.9），在半导体器件中隔离导电层（如 MOSFET 栅极与硅衬底间的栅氧化层），阻断漏电流并调控载流子行为。其禁带宽度（~9 eV）可有效隔绝电子 / 空穴隧穿，同时作为集成电路层间绝缘材料，避免金属互连线短路，保障信号传输稳定性与器件高击穿场强（>10⁶ V/cm）。
② 作为掩蔽杂质层
在半导体掺杂工艺（如扩散、离子注入）中，通过热氧化或 CVD 制备的致密二氧化硅膜（厚度数百纳米至微米级），选择性阻挡杂质（如硼、磷）向硅基底渗透。经光刻工艺刻蚀出窗口后，未被二氧化硅覆盖的区域发生掺杂，实现 PN 结、电阻等结构的区域化制备。其化学稳定性与耐高温性（可承受 1200℃以上高温）确保掩蔽过程中不被腐蚀或分解，精准控制杂质分布区域。
③ 作为表面钝化层
二氧化硅薄膜覆盖硅表面时，可降低硅片表面态密度（从 10¹³ cm⁻²・eV⁻¹ 降至 10¹⁰以下），抑制表面缺陷导致的载流子复合与漏电流。同时隔绝水汽、氧气及金属离子等环境污染物，避免硅表面氧化或腐蚀（如防止钠离子迁移至界面引发阈值电压漂移）。通过优化界面处的化学配比（减少悬挂键），还能减少表面电荷积累，提升器件长期工作稳定性，尤其适用于功率器件、传感器的抗恶劣环境封装。
三、热氧化法制备二氧化硅膜
二氧化硅的制备方法有许多种，热氧化、热分解、溅射、真空蒸发、阳极氧化、等离子氧化等。
1、三种热氧化法
硅的热氧化是指在1000℃以上的高温下，硅经氧化生成二氧化硅的过程。热氧化法包括干氧、水氧和湿氧三种方法。
（1）干氧氧化
干氧氧化是在高温下，氧分子与硅直接反应生成二氧化硅。
（2）水汽氧化
水汽氧化是指在高温下，硅与高纯水蒸汽反应生成二氧化硅膜。
（3）湿氧氧化
湿氧氧化中，用携带水蒸气的氧气代替干氧。氧化剂是氧气和水的混合物，反应过程如下：氧气通过95℃的高纯水；氧气携带水汽一起进入氧化炉在高温下与硅反应。
湿氧氧化相当于干氧氧化和水汽氧化的综合，其速率也介于两者之间。具体的氧化速率取决于氧气的流量、水汽的含量。水温越高，则水汽含量越大，氧化膜的生长速率和质量越接近于水汽氧化的情况。反之如果水汽含量越小，就越接近于干氧氧化。
2、影响氧化物生长的因素
① 温度
通过调控氧化反应动力学与原子扩散影响生长速率及膜质。高温加速硅与氧反应，提升扩散系数使厚度指数增长，促进致密化但可能引发热应力与杂质再分布；低温易致疏松层，需严格控温平衡性能。
② 时间
氧化层厚度遵循 “线性 – 抛物线” 规律：初期界面反应主导（线性增长），后期扩散控制（抛物线增长，d2=Kt+C）。时间过长易致厚度超标、边缘缺陷或杂质积累；不足则引发厚度不均、针孔，需精准匹配工艺阶段需求。
③ 晶格方向
硅基底晶向（如 <100>、<111>）因原子排列密度差异影响氧化速率：<111 > 晶面原子紧密，速率比 < 100 > 低 20%–30%，且界面态密度更低、击穿场强更高。器件制备需按晶向优化参数，避免厚度不均与界面缺陷。
④ 压强
气相氧化中，高压（1–20 atm）提高氧气分压，加速反应与扩散，适合快速制备厚氧化层但易引入羟基缺陷；低压（<100 Pa）促进气体均匀扩散，提升膜层均匀性，需升温补偿慢速率，平衡厚度与一致性。
⑤ 杂质浓度
基底掺杂（如 n 型硅氧化快于 p 型，高硼抑制氧化）与环境杂质（Na⁺致阈值漂移，金属离子引入缺陷态）影响氧化行为。掺杂不均导致局部速率差异，污染物破坏绝缘性，需严控硅片纯度与环境洁净度。
四、二氧化硅膜的检测
二氧化硅膜的质量，直接关系到半导体芯片的性能。因此，其质量必须达到预定的要求。氧化膜的质量方面主要要求在表面无斑点、裂纹、白雾和针孔等缺陷；厚度达到规定标准，薄厚均匀；可动离子含量低，符合要求等。
1、二氧化硅膜厚度的测量
① 比色法
膜的厚度不同，在光的照射下，由于光的干涉，会呈现出不同的颜色。根据干涉次数与颜色，就能估测出膜的厚度。但误差太大，且当膜厚超过7500 Å时，色彩变化不明显，因此仅限于测量1000～7000 Å之间的氧化膜厚度。
② 光干涉法
光干涉法需要将氧化膜腐蚀出一个斜面，如图5-3所示，用短波长的单色光垂直入射至斜面处，用显微镜观察斜面处的干涉条纹。根据条纹的个数即可计算出膜的厚度。
③ 椭偏光法
椭偏光法是用椭圆偏振光照射被测样品，观察反射光偏振状态的改变，从而测出样品上膜的厚度。
2、二氧化硅膜的主要缺陷
① 膜厚不均匀
因镀膜工艺参数（如 CVD/PVD 的温度、压力、气体流量）波动、基底表面粗糙度或清洗不彻底，以及设备气流 / 电场分布不均，导致二氧化硅膜在基底表面沉积速率不一致。这会造成膜厚局部过厚或过薄，引发半导体器件电学性能（如电容、绝缘强度）不均，影响光刻胶涂覆均匀性及后续蚀刻精度，最终导致芯片良品率下降、可靠性降低。
② 表面斑点
由镀膜环境中的颗粒污染物（如粉尘、金属离子）、化学反应残留（未完全分解的前驱体或副产物），或镀膜后清洗不彻底（清洗剂残留）所致，表现为膜表面局部凸起或变色区域。斑点会增加膜表面粗糙度，在光学器件中导致光散射、透光率下降；在半导体工艺中，影响光刻胶附着力，造成图形转移偏差（如线条断裂或短路），进而引发器件功能失效。
③ 针孔
因沉积过程中成核不均匀（如 PVD 原子堆积间隙、CVD 气体扩散受限）、基底微缺陷（如凹坑、杂质颗粒吸附），或膜层应力集中导致局部穿透性孔洞。针孔破坏膜层致密性，在集成电路中导致绝缘层失效，引发漏电流增大、层间短路；在防潮 / 防腐蚀涂层中，成为外界物质（如水汽、离子）渗透的通道，加速基底腐蚀，降低器件长期稳定性。
④ 钠离子污染
钠离子源于镀膜原材料（如含钠杂质的气体 / 靶材）、设备材质（如玻璃部件钠析出）或环境接触（如人体汗液残留），通过离子扩散或电迁移进入二氧化硅膜。钠离子在电场作用下迁移至半导体器件的硅 – 二氧化硅界面，改变界面电荷分布，导致晶体管阈值电压漂移、漏电流增大，进而造成逻辑电路信号失真、存储单元数据错误，严重时引发器件永久性失效。
