设计PCB时，材料的选择往往是一门学问，特别是在高速SerDes通道的应用中，材料的选择会直接影响信号完整性、损耗控制以及成本。 该选择哪种材料？ 要不要用高级的低损耗板材？ 这些问题没有标准答案，而是取决于通道的总体损耗预算（Channel Loss Budget），以及你是否能通过设计来优化走线长度。 本文就来聊聊，如何根据损耗规格来选择最适合的PCB材料，让你的设计兼顾性能与成本！
PCB材料怎么选？ 先搞清楚你的损耗预算！
在高速信号传输中，损耗是影响信号质量的关键因素，而PCB走线的材料决定了信号在传输过程中的损耗程度。 一般来说，我们会先确认整个SerDes通道允许的最大损耗，然后逐步拆解，把这个损耗预算分配给通道上的每个部分，最后决定PCB走线该用什么材料。
先拆解通道损耗规格
假设你的电路设计是ASIC（或GPU）通过PCB走线连接到Connector，而这条通道的最大损耗规格是9dB，那么我们就可以开始拆账：
- Via、BGA Breakout、Connector
这些部分都会产生额外的损耗，假设这些总共会带来2dB的损耗 -
那么剩下的损耗额度就只有7dB，可以留给PCB的走线。
现在，我们就要来根据走线长度，决定该选择哪一种材料了！
材料 vs. 走线长度：如何取得最佳平衡？
在选择PCB材料时，我们会根据走线长度与材料的损耗规格来做权衡。 如果你的走线长度越长，那么你就需要使用损耗更低的高级材料，但这样成本会大幅增加。 因此，减少走线长度，使走线损耗下降，材料就可以降规，成本更好，才是聪明的设计方式。
假设我们成功把走线缩短到比如8吋，那么只要选择0.9dB/inch的材料就可以达标，这样不仅满足规格，还能大幅降低PCB成本！
通常围绕在以下这几种方法来优化PCB材料：
- 缩短走线，透过：
-
PCB Layout走线优化 -
机构/散热Heat Sink定位孔的优化 -
芯片与连接器的摆放位置改善
-
-
Core/PP厚度设计 -
增加讯号铜箔厚度
透过PCB叠构设计，达到更低损耗
Core/PP厚度设计
除了材料选择，我们也可以通过改进PCB迭构设计，得到更低的PCB损耗。
在PCB制造中，基材主要由两种材料组成：（我们在这里曾经介绍过）
- Core（C-stage）：
预先压合好的玻纤与树脂结构，带有固化的树脂，提供PCB的机械强度与电气性能。 - PP（Prepreg or B-stage）：
是尚未完全固化的树脂玻纤层，主要用来压合Core，并提供内层讯号线之间的电介质。
在PCB的内层信号传输时，Core 和 PP 会分别位于走线的上下两侧，当信号对上下的GND层的厚度增加，意即耦合强度减少，则损耗会下降：
电磁场能量与地层的耦合减少 →走线的损耗降低。
适当增加Core/PP厚度 → 有效降低PCB的总体传输损耗。
常见的Core/PP组合有：
3/3.5 mil
4/4.5 mil
5/5.5 mil
从数据分析来判断：
- Core/PP较薄（如3/3.5 mil）：
损耗较大，材料规格需较高。 但可以降低PCB厚度，适合对厚度要求较严格的设计。 - Core/PP较厚（如5/5.5 mil）：
能有效降低损耗，通常材料可以降阶（10~20%成本差异），但会增加PCB的总厚度，因此需要评估是否符合机构零组件或是机壳高度限制。
差动对线宽/线距设计
叠构设计还有很重要的一环是要决定传输线的结构，50Ohm单端走线要走多宽的线，100Ohm差动对的线宽线距要多少，在这边就得决定。 对于差动对而言，线宽/距的尺寸直接决定PCB走线空间、弱耦合与强耦合的选择，以及损耗！
导线的电阻（R）由 长度（L）、宽度（W）、厚度（T） 以及 铜的电阻率（ρ） 共同决定，线越宽导线电阻就越低，对于高频损耗而言会有帮助。
不过虽然加宽走线可以降低损耗，但在实际应用中，还需要考虑以下因素：
阻抗匹配：线宽与阻抗有直接关系，加宽走线时需确保与85Ω、100Ω等标准差动对阻抗相匹配，以求最佳的讯号反射表现。
占板空间：线宽增加会占用更多PCB面积，直接影响Layout密度。
PCB材料实战举例
拿台光电的材料来举例：
EM890在Core/PP=4/5mil的条件下，跟EM891在Core/PP=5/6mil的条件下，两者的损耗是相同的，但是EM891却有着相当好的价格，这就是前面我们在说的，透过改变Core/PP厚度配比，达到节省PCB材料价钱的方法！