1.PDN含义理解
PDN全称为power delivery network，翻译为中文为电源分配网络，就是将电源功率从电源输送给负载的实体路径。电流通过PDN从电源端流向负载端，再通过PDN，从负载端流回电源端。它包括了：电源模块（VRM）到器件焊盘（板级设计），再从封装到芯片（die）管脚（芯片设计），所有电压和返回电流的互连。
-
电源管理IC （PMIC）
-
PMIC 电感+电容
-
所有无源元件及其与处理器电网的连接
-
连接PMIC输出到处理器电源引脚的铜线
-
连接处理器接地引脚到PMIC接地引脚的铜平面
2. 为啥要关注 PDN
适当设计的PDN有助于确保电源电压符合处理器和其他集成电路所需的工作条件。过多的PDN噪声会导致电路时序抖动、过/欠射电压或EMI辐射，从而导致系统不稳定。例如：如果从系统级芯片（SoC）到 PMIC 的回路电感（回路电感）较大，则阻抗较高，从而导致电压降，影响系统电源稳定性。
电源噪声产生的原因：
-
电源本身的噪声纹波
-
负载调整率
-
电源变化在电源路径上产生的压降
单板电源分配网络（板级）来说，主要有3个作用：
-
保持器件焊盘间的供电电压恒定
-
使地弹最小化
-
使电磁干扰问题最小化
举个例子：糟糕的布局可以使电容器无用：
3.PDN仿真
常规的PDN设计流程如下，包含范围设计（PCB厚度、叠层、单双面）、原理图设计、PCB摆件、PCB走线设计、PDN仿真。PDN仿真的主要目的是在投板前验证当前的电容设计、电容位置和走线设计是否能够满足BB芯片的电源要求，确保主板在生产后能满足BB所需各路电源的供电需求，保证电源完整性。
仿真前的主要任务是：
-
叠层设计
-
电源/地层铜厚选择
-
去耦电容数量、容值以及位置选择
-
过孔尺寸及出线方式选择
-
VRM 感应线位置优化
PDN仿真提交BB厂商时，一般会让提供BB、PMIC相关设计原理图，PCB叠构资料，PCB资料，以完成PDN仿真。下面为PDN仿真报告内会提供的相关信息，如下图，纵坐标为阻抗，横坐标为频率。通过PDN的物理意义，我们可以看出：
-
平台厂商要求该路电源，频率从1MHz到1GHz之间，PDN阻抗要低于红色曲线要求以下。
-
实际几路电源的PDN曲线在0-1GHz的频率范围，PDN满足要求。
注：PDN问题基本上局限在板级，而板级所能处理的频率范围也局限在1GHZ以下。此外，PDN仿真结果一般的波形与电容的仿真结果有点类似，低频段时阻抗偏高，随着频率的增加，受到电容的滤波效果，阻抗会逐渐降低。当滤波电容或寄生电容等电容在某个频率点达到谐振时，对应频点会出现一个阻抗的低谷。当超过谐振频率时，受寄生电感等影响，阻抗会逐渐升高。
PDN 阻抗标准的来源，可以参考厂商的技术资料描述：
仿真后的主要任务是：优化改善
（1）去耦电容优化，电容摆件位置优化
（2）定位过细的“颈线”，进行加粗或者补孔
（3）定位电流分布的热点，进行散热设计
4.PDN设计-PCB摆件经验学习
4.1 电容的PCB设计
电容的放置：
（1）考虑回路中电流的频率，将最低值电容放置在离IC最近的地方。
（2）当空间有限时，可以将高值电容放置在离IC较远的地方。
（3）将相似值的电容分开，形成平行回路，以减小环路。
确保每个引脚都独立地从其各自的引脚连接到电容，不要做星形连接，如两个或多个VDD引脚共享一个去耦电容。
水平电容器放置比垂直电容器放置得到更小的环路电感：
去耦电容越靠近管脚越好，确保通过去耦电容的回路电流最小。
电容在基带IC的正对面放置时最有效，具有良好的通孔连接
仿真后的环路测试对比数据如下：
4.2 过孔设计
为去耦电容增加更多的过孔，可以将环路电感降低至 1/（过孔数量），在设计中，尽量避免共用过孔
过孔位置距离电容越近越好，方向在90度方向更好：
回路包括正向和返回电流：为返回路径放置就近 Via，以减少回路面积
4.3 叠层设计
电源和地应位于相邻的层上，用尽可能薄的电介质隔开，以减少环路电感。
同样2m长的走线回路，环路A的面积为1m2，而环路B的总面积为0.75m2。当电源和地平面越接近时，平面环路电感有效减小。
4.4 环路电感和阻抗的估算方法
环路电感的近似估算：
10 mil (~ 254 um) FR4 （μ = μ0）的每平方环路电感估算结果为：
nu=u0~32pH/mil
nLsq=32pH/milX10mil=320pH
通过估算方法，可以看出，在极低频范围内，布线电阻（DCR）、PMIC及其体电容占主导地位，小去耦电容和布线电感(L)是透明的。在高频范围内，小去耦电容和布线电感(L)占主导地位，VRM和大电容是透明的，但布线电阻（DCR）仍然会产生恒定的压降或偏置。
同时，如果有出现PDN仿真不过的情况，也可以从对应的角度考虑优化方案，如减小回流面积，增加走线宽度，调整电容位置或者过孔位置等等，调整后的值估算能满足要求，再进行二次仿真。
5.PDN相关的PCB学习总结
PCB上与电源分配网络（PDN）布线相关的环路电感量主要由以下因素决定：
（1）电流承载导体（电源网络）的物理尺寸以及返回路径（地网络）的接近程度。
（2）连接到PDN的无源元件（主要是去耦电容，也可能是电阻）的物理尺寸和放置位置。
环路电感与电源网络及其返回路径所围成的面积成正比。面积越大，环路电感越大。因此，降低环路电感的关键步骤包括：
（1）减小电源网络和地网络的长度（x）。
（2）减小电源与地（返回）网络之间的垂直距离（y）。
（3）并行布线多个电流回路。总电感量为：Ltotal = L1 × L2 / (L1 + L2)。这是因为并行回路可以在相同的电压降下支持更多电流。
（4）宽电源和地（返回）走线，且采用正对（上下）耦合的方式，可以有效地提供更多的并行回路以降低电感。
（5）最优地放置和连接去耦电容。这可以减小有效的环路面积，因为电容在电气上闭合了并行电感分支回路；良好的放置和连接 = 更小的并行环路。
