光电共封装CPO与PCB

什么是光电共封装？

光电共封装，又称共封装光学，英文是Co-packaged Optics，简称CPO。

CPO是应用于光通信模块封装领域的技术，其将交换芯片和光模块共同装配在同一个插槽Socket上，形成芯片和模组的共封装。

CPO打破了传统光模块的架构模式，通过将光引擎和交换芯片进行更紧密的集成，进一步缩短了光信号输入和运算单元之间的电学互连长度，在提高光模块和专用集成电路ASIC芯片之间的互连密度的同时实现了更低的功耗，是解决未来大数据运算处理中海量数据高速传输问题的重要技术途径。

ASIC：Application-Specific Integrated Circuit专用集成电路

光模块的架构演进

可插拔光模块Pluggable Optics

1995年以来，可插拔光模块已被行业广泛使用，这些可插拔光模块安装在PCB边缘，ASIC在封装基底上，PIC/EIC与ASIC芯片之间的距离是最远的，走线较长，寄生效应明显，存在信号完整性问题，且模块的体积较大、互连密度低、多通道功耗较大。

PIC：Photonic Integrated Circuit，光集成电路

EIC：Electronic Integrated Circuit，电集成电路

板载光学

2018年以来，板载光学OBO将光模块的关键组件(如光引擎和电引擎)围绕ASIC排列，缩短了芯片与光引擎之间的电信号传输距离(通常在15-20cm)。

OBO通过PCB走线连接ASIC和光引擎，减少了信号衰减和寄生效应。

OBO的产业链成熟，易于实现多厂商供应，降低了供应链风险。

OBO的维护较为简单，适合需要频繁更换光模块的场景。

OBO的带宽密度和功耗优化能力弱，难以满足超高速率(1.6Tbps以上)场景的需求。

OBO适用于对带宽密度要求较高但不追求极致功耗优化的场景，如中小型数据中心的接入层和汇聚层网络。

OBO是可插拔光模块向更高集成度技术过渡的中间形态。

OBO：On-Board Optics，板载光学

近封装光学NPO

2020年以来，业界提出近封装光学NPO，将光引擎放置在与封装ASIC相邻的可选光学基板旁，集成在同一高性能基板上，使用高性能基板来连接封装ASIC和光引擎。

NPO是OBO的进一步演进，将光引擎放置在与ASIC相邻的高性能基板上，集成度更高。

NPO通过高性能基板连接ASIC和光引擎，电信号传输距离进一步缩短至约150mm，信道损耗控制在13dB以内。

NPO通常采用硅光技术，通过光纤阵列单元FAU实现光信号的输入输出。它支持外置激光源ELS，提高了系统的灵活性和可维护性。

NPO的光引擎与ASIC的距离更近，功耗和信号完整性优于OBO。

NPO多采用硅光光引擎，与CMOS工艺兼容，成本较低。

NPO的光引擎和交换芯片解耦，支持多厂商供应，产业链成熟度较高。

NPO在功耗、带宽密度和可维护性之间取得了较好的平衡，且保留了部分可插拔特性，便于维护。

NPO适合需要高带宽密度和低功耗的场景，如大型数据中心的骨干网络和AI集群的L1/L2层交换机。

NPO是CPO大规模商用前的过渡技术。

NPO：Near Package Optics，近封装光学

FAU：Fiber Array Unit，光纤阵列单元

ELS：External Laser Source，外置激光源

光电共封装CPO

2023年以来，自Intel和Broadcom推出CPO产品后，CPO得到进一步重视，其中光引擎（不包括光学基板）被放置在ASIC芯片的同一共封装基板的四周。

CPO是将光引擎与交换芯片共同封装在同一基板上的技术，电信号传输距离缩短至50mm以内，信道损耗控制在10dB以下。

CPO通过硅光集成技术将光电转换单元小型化，与ASIC紧密集成，通常采用TSV(Through Silicon Via)或interposer等先进封装技术。

CPO将光引擎与ASIC封装在同一插槽内，极大缩短了电信号传输距离。

CPO系统功耗可比可插拔光模块降低50%以上，适合AI超算场景。

单模块带宽可达1.6-3.2Tbps，带宽密度为50-200Gbps/mm。

CPO多采用基于马赫-曾德尔调制器的硅光引擎，支持高精度信号调制。

CPO的优势在于其卓越的功耗和带宽性能，但其高度集成导致维护困难。一旦光引擎或ASIC故障，需要更换整个封装模块，增加了运维成本。

CPO的供应链高度集中，可能导致厂商锁定，限制多源供应。

CPO主要应用于高性能计算HPC和AI超算场景，适合需要极低功耗和超高带宽的L1/L2层网络，但在可维护性和成本优化方面仍需改进。

维度	可插拔光模块	OBO	NPO	CPO
集成度	低	中等	较高	超高
信号距离	长	通常在15-20cm	缩短至约150mm	缩短至50mm以内
功耗	高	中等	平衡	低功耗
带宽密度	低	中等	平衡	高
可维护性	最优(热插拔)	好(可更换模块)	较好(部分可插拔)	差(需更换整个封装)
供应链	成熟、多元	成熟、多源	较成熟、支持多源	集中、可能厂商锁定
适用场景	传统网络	中小数据中心汇聚层	大型数据中心骨干/AI集群	AI超算/HPC高速场景
技术阶段	成熟商用	成熟商用	商用，过渡技术	前沿技术，初步商用

CPO封装技术

先进封装技术是一种采用先进的设计思路和先进的集成工艺技术，如硅通孔、重布线、倒装、凸点、引线键合等对芯片进行封装级重构，能有效提升功能密度。

CPO作为新型光电子集成技术，是基于先进封装技术将光收发模块和控制运算的ASIC 芯片异构集成在一个封装体内，形成具有一定功能的微系统。

CPO的封装按照物理结构可分为3 种技术形态：

2D封装：是将光集成电路PIC和电集成电路EIC并排放置在基板或PCB 板上，通过引线或基板布线实现互连。

2D封装的优点是易于封装、灵活性高，EIC 和PIC 都可以使用不同的材料、利用不同的工艺单独制作。

2D封装最大的缺点是对引线的依赖。虽然引线可以达到25 μm，但PIC 和EIC 之间的连接仅限于单边，严重限制了I/O数量。

2.5D封装：是将EIC和PIC均倒装在中介层Interposer上，通过Interposer上的金属互连PIC和EIC，Interposer 再与下方的封装基板或PCB 板相连。

2.5D封装，是一个折中的技术，EIC和PIC均倒装在interposer中介层上。

2.5D封装时，其封装尺寸大于3D封装，因为两个芯片之间是平面放置的，当然该模式也不限于这两个芯片的封装。2.5D封装由于信号必须通过两次bumps，所以信号性能会一些影响。

3D封装：通过将光电芯片进行垂直互连，可以实现更短的互连距离、更高的互连密度、更好的高频性能、更低的功耗、更高的集成度以及更紧凑的封装，是目前CPO技术研究的热点和趋势。

3D封装可最大限度地减小封装尺寸。

在3D封装中，最常见的是将EIC倒装在PIC之上：EIC通过铜柱或者ubumps和PIC互连，然后再通过Wire Bonds与PCB进行互连。铜柱或ubumps互连间距范围为40μm~50μm，可以实现密集I/O。后续预计可以降低到20μm，10μm，甚至更小，满足更高密度的需求。

3D封装可以提供更密集I/O间距和最小封装尺寸，但3D封装最大的问题在于散热。

3D集成还有另外一个方案，硅光芯片同时作为一个interposer中介层，里面有TSV，通过TSV直接和PCB形成互连。