I2S有4个主要信号：
SCLK：串行时钟，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。
SCLK的频率=2×采样频率×采样位数。（2表示2通道；常用的采样频率有11.025KHz，22.05KHz，44.1KHz，48KHz，96KHz等；常用的采样位数有8位，16位，24位，32位等）。
LRCK：帧时钟，用于切换左右声道的数据。LRCK的频率=采样频率。
SDATA：串行数据，就是用二进制补码表示的音频数据
MCLK：主时钟，也叫系统时钟（Sys Clock）。为了使系统间能够更好地同步，MCLK的频率= 256倍或384倍采样频率。（不是必要的）。
MCLK主时钟频率是I2S信号中最高的。
二、I2S信号完整性
在layout设计上，由于I2S信号频率不高，通常除了MCLK会单独包地处理（防止干扰和被干扰），其他信号SCLK、DATA、LRCLK会一起走线，没进行包地。
下图1就是LKCLK、DATA、SCLK三个线走在一起，在测试I2S信号时，DATA的数据波形中出现了掉坑，很明显是串扰导致的（串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声），如图2所示。
图1
图2
解决该串扰问题，只能直接把I2S的各个信号直接包地处理。测试包地处理后的I2S DATA波形是OK的，没有掉坑。
图3
小结：在layout上要重视信号完整性，尤其数字信号走线上要减少并行走线长度、增加线间距预制、包地隔离等措施。
解决串扰的常用方法：
1、地线隔离；
2、增加线间距抑制；
3、减少并行走线长度；
作者：关尔硬件
END
