PCIe（Peripheral Component Interconnect Express），它是现代计算机系统中用于连接高速硬件组件的最主要、最重要的接口标准。作为高速串行总线标准，其性能高度依赖于精良的PCB设计与制造。
PCIe基本知识
1.传输速率
通道（Lane）与带宽
通道数：x1、x4、x8、x16(物理插槽长度对应通道数）
带宽公式：
单向带宽 = 传输速率 × 编码效率 × 通道数
双向带宽 = 单向带宽 × 2
GT/s：Giga Transfers per second（每秒传输次数）
实际有效带宽≈ 理论带宽 × 协议开销（通常为97%-98%）
3.应用场景
信号完整性（SI）核心要求
1. 阻抗控制
差分阻抗100Ω ±10%(单端50Ω)，需根据板材的介电常数(Dk)精确匹配线宽/间距/叠层。
阻抗不连续点(过孔/连接器)需优化，过孔残桩(Stub)长度不超过10mil(Gen5以上需背钻消除)
2. 损耗与布线长度
Gen3/4:最大走线长度≤20英寸♞Gen5/6:≤12英寸
高频损耗控制：优先选用 超低损耗板材(Df≤0.002,如Megtron6/Tachyon 100G)
3. 串扰抑制
3W原则：相邻差分对中心距 ≥3倍线宽（例：线宽5mil，间距≥15mil）
设计注意事项
过孔数量
Gen3/4：≤2对过孔
Gen5/6：≤1对（推荐盲埋孔或背钻）
过孔设计
使用背钻(Back Drilling)消除短桩效应
金手指区域
反焊盘(Anti-Pad)尺寸需精确，避免阻抗不连续
蛇形绕线（Serpentine）弧度≥3倍线宽，避免直角转弯，采用45°或圆弧走线(半径≥3倍线宽）
板材要求
Gen1-3：FR4（Isola 370HR）
Gen4+：超低损耗板材（Dk=3.3±0.05, Df≤0.002）
设计验证与生产管控
插损/回损(S参数):Gen4插损 ≤-8dB@8GHz
串扰≤-40dB
生产注意事项
线宽公差：±10%(阻抗控制层）
铜箔粗糙度：2～3μm (降低导体损耗)
3. 测试项
TDR(时域反射计)：验证阻抗连续性(波动≤±5Ω）
进阶设计
PCIe 5.0/6.0
超低损耗板材（Megtron 8/Tachyon 200G，Df≤0.0015）
激光盲孔+填孔电镀（孔径≤4mil)
PCIe7.0
≤-36dB @ 28GHz ，超低损耗板材（Df≤0.001）
阻抗公差100Ω ±3% ，激光直接成像（LDI）工艺
过孔残桩≤1mil（25μm），填孔电镀 + 背钻二次精修