为什么高速信号需关注频域特性?

在高速数字设计中,我们通常习惯于用示波器看波形(时域),但对于 PCIe 这种速率高达 64 GT/s 的信号,仅看时域是不够的。频域(Frequency Domain) 分析能揭示时域波形无法直观展示的物理缺陷。理解信号的 时域(Time Domain) 和 频域(Frequency Domain) 是分析高速信号完整性的基石。

简单来说,时域关注“发生了什么”,而频域关注“由什么组成”。本文以pcie为例科普时域与频域特性,以及关注频域特性的必要性。

1.信号的时域与频域

在时域,我们看到信号随时间的真实变化,时域是唯一实际存在的域。时域波形的三个重要参数是时钟周期、幅度和上升时间。图中标明了1GHz时钟信号的时钟周期,幅度为1和10-90上升时间。下降时间一般要比上升时间短一些,有时会出现更多的噪声。

可以用示波器观察信号时域波形,重点关注上升沿、抖动、过冲、振铃等瞬时特性。对于 PCIe 信号,我们最常看的是眼图 (Eye Diagram)。眼图展示了信号在接收端的幅度和时间位置,是判断信号质量的标准之一。

频域是通过 傅里叶变换 把时域信号分解为若干正弦/余弦分量,以频率为坐标绘出幅度(或功率)谱。这样可以清晰地看到信号在不同频率下的分布情况,帮助我们分析信号的频率特性。

频域我们关注带宽 (Bandwidth)、谐波分量、噪声分布等。频谱仪可直观显示信号的频谱特性,FFT 分析则能将时域信号转换为频域信号,二者都是频域分析的重要手段。比如用频谱仪直接测量PCIe发送端输出的差分信号,分析其在基频(如8.0 GHz for PCIe 4.0)及其谐波附近的功率分布。不平坦的频谱会导致信号失真和眼图闭合。

2.频域分析的必要性

真实的物理通道(PCB走线、电缆、连接器)对不同频率的信号衰减不同,延迟也可能不同。它像一个滤镜。当时域上完美的方波进入这个“滤镜”后,高频分量被严重衰减,低频分量相对保留,出来的波形就变成了一个振铃、塌陷、拖尾的畸形波。此时,仅在时域看这个畸形波形,只知道波形失真,却不知道是具体哪个频段出了问题。

频域分析就给我们提供了关键洞察

通常使用S参数、频响曲线等工具,让我们能量化通道这个“滤镜”的特性,从根本上理解和解决信号完整性问题。

2.1 量化通道损耗:找到带宽瓶颈

高速信号标准(如PCIe、Ethernet)会定义一个通道插损的模板。

  • 在频域
    我们可以直接测量或仿真出从1GHz到几十GHz的每一频率点上的损耗(单位:dB)。一眼就能看出,在奈奎斯特频率(对于PCIe,NRZ信号是比特率的一半;PAM4信号是符号率的1/4)处的损耗是多少。例如,PCIe 5.0要求在其奈奎斯特频率(16 GHz)处的损耗不超过-3dB。
  • 为什么重要
        如果关键频点的损耗超标,接收端的眼图会完全闭合。频域分析让我们在设计和测试初期就预判并优化损耗(如选择更好的板材、优化布线长度、使用损耗更小的连接器)。

2.2 诊断阻抗不连续

阻抗不连续(如过孔、连接器、拐角)会引起信号反射,在时域表现为振铃和过冲。

  • 在频域
    通过观察回波差损 曲线,可以看到在哪些特定频率点反射最严重,这直接对应了不连续点的物理尺寸(因为尺寸决定了其谐振频率)。这比在时域里猜测振铃原因要精确得多,可以指导我们针对性地优化特定结构。例如,PCIe 5.0要求在其奈奎斯特频率(16 GHz)处的回波损耗不超过-3dB,实际设计往往以 ‑6 dB 为安全裕度。

2.3 设计和验证均衡器

图片

高速接收端都采用复杂的均衡技术来补偿通道损耗。

  • CTLE
    像一副“频谱矫正眼镜”,专门提升被衰减的高频分量。它的设计完全依赖于对通道频响(损耗曲线)的精确了解。
  • FFE/DFE
    虽然时域实现,但其抽头系数的确定也依赖于对通道脉冲/频响的分析。
  • 在频域
    我们可以直观地看到CTLE的补偿曲线是否完美“抵消”了通道的损耗曲线,实现整个链路的平坦响应。

2.4 确保通道一致性

PCIe、Ethernet等标准组织(PCI-SIG, IEEE)在定义物理层规范时,核心的电气规范几乎全部是在频域给出的。例如:

  • PCIe规范
    明确规定了插损、回损、串扰等S参数在各个频点的上限值。
  • Ethernet规范
    同样如此。

这意味着,要进行合规性测试和认证,必须进行频域测量,并与标准模板进行比对。时域眼图测试只是最终系统性能的一个综合验证。

总结

通过时域频域的结合对高速信号进行分析:

  • 时域(眼图)
     是 最终信号质量体现 。它直观地告诉你信号质量好不好(眼图是否张开),但无法告诉为什么信号质量不好。
  • 频域(S参数)
     精确地揭示出系统内部的、基于频率的“病理”数据(哪里损耗大、哪里在谐振、哪里串扰强),指导优化设计。

因此,对于PCIE这样的高速信号:

在设计和调试阶段,必须依靠频域分析来理解通道的本质特性,预测性能,并指导优化。

在产品验证阶段,则需要同时结合频域(合规性)和时域(系统容限)来确保万无一失。

没有频域这把“频谱显微镜”,现代高速数字设计就如同盲人摸象,几乎不可能成功。

作者:南峰说

HWRD

发表评论

您的邮箱地址不会被公开。 必填项已用 * 标注