|
Item |
UHDI |
HDI |
|
Microvia diameter |
减小至50um及以下 |
75-100μm |
|
Blina/Buried Via ratio |
> 80％ |
40-60% |
|
Layer count |
通常>= 12 layers |
< 12layers |
|
Any-layer design |
常见设计 |
有限的支持 |
|
Line width/space |
25/25μm Min |
50/50um Min |
|
目标组件包 |
先进的倒装芯片BGA、WLCSP、超高密度封装 |
QFP、标准BGA |
|
互连密度 |
超高 |
中 |
|
路由效率和空间利用率 |
最大化布线空间 |
标准版 |
-
超高布线密度和超高密度集成 支持超过每平方毫米 300 个 I/O 的布线密度，并通过焊盘上通孔布局最大限度地增加可用的布线通道。 在同等甚至更小的板面内实现远超常规PCB的元件装载密度，是设备微型化的核心技术支撑。 -
微孔和通孔填充 用铜或导电膏填充的激光孔/镭射孔确保了机械稳定性和可靠的堆叠/交错配置。 -
信号/电源完整性与高速性能 精细线路与受控阻抗（如阻抗控制偏差<5%）显著提升信号完整性，完美适配5G、AI加速器、高速总线等对带宽与信号质量要求严苛的应用场景。 -
高级多层堆叠 HDI-on-HDI或无芯Coreless结构可实现不对称层构建，将超细外层与机械强度高的内芯相结合。 -
结构优势 采用高纵横比(>1:1)的微孔互连，减少了层间连接的寄生效应，提升了电气可靠性，尤其利于高频应用。 -
综合成本潜力 虽然UHDI板工艺复杂，但规模化后，更高的空间利用率与制程优化有望降低单位功能成本，并减少材料消耗。 在相同功能需求下，高密度布线可以实现走线合并到更小的层次数，这减少了叠层的复杂度，在一定程度上可以对冲UHDI板的制造成本。
-
镭射钻孔：更小的孔径和更高的孔密度都是镭射钻孔面临的挑战。
-
电镀技术：小孔径叠加高纵横比，电镀过程需要精确控制以保证镀层的均匀性与完整性。
-
高精度蚀刻技术：在线宽和线距不断下探的趋势下，高精度的蚀刻技术将成为决定性因素。 mSAP工艺是是目前UHDI板制造中广泛应用的一种工艺，能够实现线路的微细化，有效提升布线密度。 -
薄层压合技术：UHDI板介层厚度多在30um及以下，这要求压合技术能够实现极薄的层厚和均匀性，又能保证可靠的电气性能。 -
层间对准度技术：精确的层间对准精度对UHDI板性能至关重要。
-
表面处理技术：表面处理会影响组件的可靠性和长期性能，而不断缩小的焊盘是表面处理技术面临的挑战。
-
更薄、更精细：采用超薄介电层与更细的玻璃纤维布或非玻璃增强的堆积膜(类似IC载板材料)。 -
高尺寸稳定性：在层压与图形化过程中保持极低的尺寸变化，以保障对位精度。 -
优异的电气性能：采用低介电常数(Dk)、低损耗因子(Df)的材料以降低高速信号传输损耗。 -
高可靠性：具备低且可控的热膨胀系数(CTE)以控制翘曲，并显著提升耐导电阳极丝(CAF)能力，这对微间距设计至关重要。 -
高频高速基材的应用将成为趋势，以支持5G通信、高性能计算、AI等需求。